Документ підготовлено в системі iplex
від 07.12.2018
Basic gate propagation delay time [Час затримки основного логічного елемента]
"Час затримки основного логічного елемента" [Basic gate propagation delay time] (розділ 3)
- величина часу затримки проходження сигналу через основний логічний елемент, який використовується в "монолітній інтегральній схемі". Для "серії" "монолітних інтегральних схем" цей час може бути визначений як час затримки проходження сигналу для типового в межах даної "серії" логічного елемента або як типовий час затримки проходження сигналу в основному елементі в межах конкретної "серії".
КАБІНЕТ МІНІСТРІВ УКРАЇНИ ПОСТАНОВА Про затвердження Порядку здійснення державного контролю за міжнародними передачами товарів подвійного використання (Порядок, Додаток, розд.Визначення термінів, що використовуються у цьому Списку) від 28 січня 2004 р. № 86 м.Київ